主板电容(主板电容爆浆)

电源稳压和去耦

电容用的最多的就是电源稳压和去耦，一块Android系统的电路板上，超过60%的电容都是用在电源系统上的。

输出端需要电容，输入端也需要电容。

↑ PMU输出端的稳压，每一个LDO输出端配置一个电容

↑ 音频功放输入端的稳压和去耦

总体共用一个大电容来稳压，每一组引脚使用一组（一大一小两颗）去耦电容。

由于电容的寄生电感，导致每个电容只能负责一个频率范围，而不是全部频段。因此会同时放一组多个电容。

示例这颗最大输出可达20W，声音大和声音小的时候功耗差别非常大，电源抖动很厉害，输出的数字格式的音频（Class-D）带来的高频噪声很大。

因此采用了一颗470uF的电解电容，用来做音频低频级别的稳压（<2KHz）,电源输入脚分了两组，7和8，41和42。这两组电源输入离的比较远，因此使用了2组陶瓷去耦电容。分别是22uF滤除音频级别的噪声，22nF滤除数字音频10MHz级别的噪声。

其中电解电容的寄生电感太高，导致高频响应很差，高频过不去。陶瓷电容高频响应好，能够过滤高频，但是低频不行。这也是一组多个电容，大大小小一起用的原因。

虽然这些引脚都接入了PVDD网络，但是画原理图的时候要按照Layout走线方式来画，Layout工程师可以直观的从原理图的形状上看出来应当如何摆件。这个图就是一目了然，主供电先到电解电容，然后从电解电容处分成两路分别通向两组输入口。

↑ 常见直流电源网络的架构，星形架构

稳压，就是稳定供电电压。这个概念用在电容身上，跟去耦是差不多的意思。

去耦，就是去除几个设备之间的相互影响。有时候也叫“解耦”。

耦合，Coupling，连接的意思。“耦”字本意也是两两相连。可以形象的理解为“藕断丝连”，这一边有什么动静，另一边也会跟着有反应。去耦的意思就是去除设备之间的耦合性，这一边怎么动，跟另一边没有关系。

设备之间有什么关联性呢？

从上面的电源架构图可以看出来，电源系统至少要有一个输出端和一个输入端，即供电设备和用电设备。平时使用的时候往往会有一个输出端和多个输入端。

用电设备可以等效为一个电阻，施加一定的电压，消耗一定的电流。LED灯这样的被动器件可以认为是一个固定的电阻，但是凡是内部有逻辑电路的稍微复杂一点的元器件，其耗电都会随着逻辑状态的改变而变化，像CPU这样的超复杂逻辑电路，运行频率几百上千兆，内部消耗的电流也是在不断跳动的，相当于一个时时刻刻在变化的电阻。

跳动的电流和电阻，会带来电压的抖动。如果不加处理，这些抖动的电压就会从用电设备传递到到整个电源网络。一方面这些抖动会产生电磁辐射（导线上的变化的电流产生电磁波），另一方面会直接传导到其他用电设备上，对其他设备产生干扰。

因此在每一个设备输入端附近都需要增加去耦电容，靠近输入端摆放。

通常去耦电容的经验值为：

100KHz以下，10uF

100K-10MHZ，100nF

10M-100MHz，10nF

超过100MHz，更小，视情况而定。

普通数字电路中，最普遍的选择是100nF（0.1uF）和1uF，每个电源输出口放一个1uF的，电源输入口放一个100nF或1uF的，算是一个万金油式的做法，能适用于绝大部分场景。

去耦电容的摆放，要靠近设备输入端，有些设备pin脚很多，同一组电源有多个输入脚，就需要配置多个去耦电容，以减小各个引脚之间的相互干扰。

像智能系统的CPU和DDR，不管是手机还是电脑，功耗高频率高，需要的去耦电容就非常多。

↑ DDR供电上的一大堆去耦电容

↑ CPU供电上的一大堆去耦电容

↑ 高通骁龙6系CPU背后的去耦电容阵列

↑ Intel CPU内部和主板周围的去耦电容

高速处理器的这么多去耦电容的数值选择和排列顺序是很讲究的，需要做PDN仿真，通过软件模拟出来PCB走线、去耦电容的容值、数量和位置对于电源系统的高频阻抗特性，使供电电源更稳定。如果PDN仿真超标太多，就很可能造成系统运行不稳定。电路板布局的不同和走线的不同对电源系统也会有很大的影响。

这类去耦电容的设计方案，芯片原厂会推荐一个参考值，通常会按照参考设计来做，最终再模拟确认。

至于MCU类型，以及不超过500MHz的运行频率的低端处理器，只要靠近放就可以了，不需要仿真也能正常工作，要求没那么高。

燚智能周教授

原文来自燚智能硬件开发网（燚，yi，熊熊大火燃烧的样子）

电容分类大全！硬件工程师必须收藏！

硬件工程师的烙铁和热风枪-燚智能周教授开讲智能硬件开发实战

硬件工程师理论基础之PCB和FPC-燚智能周教授开讲智能硬件开发